专利摘要:

公开号:WO1988005978A1
申请号:PCT/JP1988/000081
申请日:1988-01-29
公开日:1988-08-11
发明作者:Shigeo Nakamura;Osamu Yairo
申请人:Fanuc Ltd;
IPC主号:H03K17-00
专利说明:
[0001] 明 細 書
[0002] ブ リ ド ラ イ ブ回路
[0003] 技 術 分 野
[0004] 本発明 は 、 ス イ ッ チ ン グ レ ギ ユ レ ー タ ゃ D C — D C コ ン バ — タ 等 に おい て使用 さ れ る プ リ ド ラ イ ブ回路 に関す る 。
[0005] 背 景 技 術
[0006] パ ル ス ト ラ ン ス の一次側を流れ る 電流を断続せ し め、 そ の二次側 に発生す る ノへ' ル ス を ノ、 · ヮ — 用 の M 0 S 型電界 効果 ト ラ ン ジ ス タ (以下 F E T と 称す る ) に 印加 し 、 負 荷電流を該パ ワ ー F E T に て断続制御す る プ リ ド ラ イ ブ 回路 は周知で あ り 、 そ の一例を第 3 図 に示す。
[0007] 第 3 図 に示す従来の回路 に よ れば、 パ ル ス ト ラ ン ス T の二次側は直接パ ワ ー F E T Q i の ゲー ト 、 ソ ー ス に接 続 さ れ て お り 、 パ ルス 卜 ラ ン ス T の一次側 に接続さ れて レヽ る ド ラ イ ブ ト ラ ン ジ ス タ Q 2 を 使 っ て ノぺ ヮ一 F E T Q ! を タ ー ン ♦ オ ン ノ タ ー ン · オ フ 制御 す る も の で あ る 。 こ の よ う な プ リ ド ラ イ ブ回路 に使用 さ れ る ノ ヮ一 F E T は、 制御す る 電流も 大 き く 従 っ て ゲー ト か ら 見た静 電容量 (入力容量) も 当然大 き い も の と な る 。
[0008] 第 3 図 に ぉ レヽ て 、 ス イ ッ チ ン グ回路 1 は、 電源 P S か ら 負荷 L に 供給 さ れ る 電流 を パ ワ ー F E T Q i に よ り タ ー ン ♦ ォ,ン _ タ ー ン ♦ オ フ 制御す る も の で あ り 、 プ リ ド ラ イ ブ回路 2 と 接続 さ れ る 。 ス イ ッ チ ン グ 用 の ト ラ ン ジス タ Q 2 を タ ー ン · オ ン す る と 、 実線 で示す極性の電 圧 に よ り ノぺ ヮ一 F E T Q の ゲ一 が正側 に充電 さ れ、 該パ ワ ー F E T (¾ ! はタ ー ン ' オ ン の状態 と な る 。 ま た ノぺ ヮ一 F E T Q 1 をタ ー ン · オ フ さ せ る た め に ス ィ ッ チ ン グ 用 の ト ラ ン ジ ス タ Q 2 を タ ー ン · オ フ す る と 、 パ ヮ ー ; F E T Q r の ゲー ト に充電 さ れ て い る電荷ほ パ ルス ト ラ ン ス T の二次 コ イ ル に破線で示す電流 I E と な っ て 放電 ざ れ、 さ ら に 負側 に 充電 さ れ て パ ワ ー F E T Q i は タ ー ン ' オ フ 状態 と な る 。 な お、 Z D 1 及び Z D 2 は パ ヮ ー F E T Q ! のゲー ト に 印加 さ れ る 電圧が過大 と な ら な い よ う に制限 し 、 保護す る た め の ツ エ ナーダイ オ ー ド で あ る 。
[0009] 上述の よ う な従来の ブ リ ド ラ イ ブ回路で は、 パ ワ ー F E T Q ! を タ ー ン ' オ ン し た後 に タ ー ン ♦ オ フ す る と き は、 パ ルス ト ラ ン ス T の磁束を初期値 に リ セ ッ 卜 し さ ら に前記パ ワ ー F E T Q i を タ ー ン ♦ オ フ す る に 必要 な負 側の電圧 ま で ゲー ト を充電す る 必要があ る 。 こ の た め、 バ ル ス ト ラ ン ス T の 2 次コ イ ル s 1 · ノ ヮ一 F E T Q i の ソ ース ♦ ゲ一小 の経路を流れ る 電流 I E は、 パ ワ ー F E T Q ! の入力容量が大 き く 、 パ ワ ー F E T Q i が タ ー ン · オ ン の状態か ら タ ー ン · オ フ と な る と き の経過時間 が短 く 、 ゲー ト 電圧の時間当 り の変化が大 き い程、 大 き く な て は な ら ない。 従 っ て パ ル ス ト ラ ン ス T の磁芯 は そ れだ け大型の も の が必要 と な る 。
[0010] パ ワ ー F E T Q 1 の ゲー ト に充電 さ れ た エ ネ ルギー は 結局損失 と な る た め、 前記ゲー ト を パ ワ ー F E T Q i を タ ー ン · オ フ と す る 負電圧を超え て不必要 な電圧領域 ま で充電す る こ と は意味が な く 駆動電力を増加 さ せ る のみ で駆動電力効率を低下 さ せ る 。
[0011] 上述の よ う に 、 次の駆動サ イ ク ルの た め に は急速 に パ ル ス ト ラ ン ス T の磁束を初期値ヘ リ セ ツ 卜 す る 必要があ る が、 ノ ヮ一 F E T Q ! の ゲ一 卜 は前述の よ う に充電 さ れ て 、 か つパ ル ス 卜 ラ ン ス T の二次側に 直結さ れ て い る た め 、 こ の充電 に よ る 電荷 を 放電す る 時間が必要 で あ り 、 該パ ル ス ト ラ ン ス T の磁束 は急速 に初期値へ リ セ ッ 卜 す る こ と が で き な レ、 。 こ の た め高速ス ィ ヅ チ ン グを行 わ せ る 場合 は 、 上述 の 電荷 を放'電 さ せ る 時間遅 れ が あ り 、 こ の た め正常な動作がで き ない。
[0012] 本発明 は、 以上の よ う な点 に鑑みて な さ れ た も の で、 ノぺ ル ス ト ラ ン ス を介 し て ノ ヮ一 F E T の タ ー ン · オ ンノ タ ー ン ' オ フ 制御をす る プ リ ド ラ イ ブ回路 に お い て、 パ ヮ ー F E T のゲー ト 入力容量 に充電さ れ る電荷の影響を 軽減す る こ と に よ り 低い駆動電力 で動作 し、 高速ス イ ツ チ ン グ時の性能の低下を防止 し た プ リ ド ラ イ ブ回路を提 供す る こ と を 目 的 と し て レヽ る 。
[0013] 発 明 の 開 示
[0014] 上述の如 き 従来の欠点 を改善す る た め、 本発明 は、 パ ル ス 卜 ラ ン ス の一次側を流れ る 電流を断続す る第 1 のス ィ ツ チ ン グ素子への信号を、 パ ル ス 卜 ラ ン ス の二次側 に 発生 し た ノ、' ル ス に よ り タ ー ン · オ ン タ ー ン * オ フ 制御 さ れ負荷電流を断続せ し め る 第 1 の M O S 型電界効果 ト ラ ン ジ ス タ に伝達す る ブ リ ド ラ イ ブ回路 に お い て 、 一次 側を流れ る 電流を前記ス ィ ッ チ ン グ素子に よ り 断続制御 さ れ る パ ルス ト ラ ン ス と 、 該パ ルス ト ラ ン ス の二次側に 接続さ れ、 前記 M 0 S 型電界効果 ト ラ ン ジ ス タ のゲー ト 電圧 ·が正方向か ら 負の領域 に変化 し た と き 所定の負電圧 を検出す る検出手段 と 、 該検出手段が所定の負電圧を検 出 し た と き該 M O S 型電界効果 卜 ラ ン ジス タ の ゲー ト に 入力 さ れる パルス 卜 ラ ン ス の二次側出力を遮断す る遮断 手段を具備 し た プ リ ド ラ イ ブ回路を提供す る 。
[0015] 本発明では、 該 M O S 型電界効果 卜 ラ ン ジス タ をタ ー ン ' オ ン状態か ら タ ー ン ♦ オ フ状態 と す る と き 、 前記 M 0 S 型電界効果 ト ラ ン ジ ス タ の ゲー ト 、 ソ ース間の電圧 が設定値を超え て負側 に移行 し た と き は、 前記遮断手段 に よ り 前記 M O S 型電界効果 ト ラ ン ジス タ と パ ルス ト ラ ン ス の二次側 と を切離 し てゲー ト を不必要な負電圧の領 域 に ま で充電す る こ と を防止す る 。
[0016] 図面の簡単な説明
[0017] 第 1 図ほ术発明の一実施例示す プ リ ド ラ イ ブ回路及び そ の周辺回路を示す回路図、 第 2 図は本発明の第 2 の実 施例を示す回路図、 第 3 図は従来の プ リ ド ラ イ ブ回路の 回路図で あ る 。
[0018] 発明を実施す る ための最良の形態 次 に本発明の一実施例 について図面を参照 して説明す る 。
[0019] 第 1 図は、 末発明の第 1 の実施例を示す プ リ ド ラ イ ブ 回路 で あ る 。 こ の プ リ ド ラ イ ブ回路 2 に よ っ て 駆動 さ れ る べ き ス イ ッ チ ン グ回路 1 は 、 図で は簡略化 し て 示 し て レヽ る が、 ノ ヮ一 F E T Q i 等 を備 え 、 こ の ノぺ ヮ一 F E T Q 1 が プ リ ド ラ イ ブ回路か ら の制御信号 に よ っ て タ ー ン ♦ オ ン ま た は タ ー ン · オ フ さ れ る 。 こ の ノ、' ヮ '一 F E T Q ! の ソ ー ス端子 は 、 第 1 の制御回路 を構成 し て い る パ ヮ ー F E T Q 3 の ソ ー ス 端子 に 接続 さ れ る 。 こ の F E T Q 3 の ド レ イ ン 端子 は ノ ル ス ト ラ ン ス T の 2 次 コ イ ル S ! の一端 に 接続 さ れ、 他端 は電流制限用 の抵抗 R を 介 し て ノ ヮ一 F E T Q i の ゲー ト 端子 に 接続 さ れ る と と も に 、 ツ エ ナ ー ダ イ オ ー ド Z D 3 を 介 し て 前記 F E T Q 3 の ゲー ト 端子 に 接続 さ れ て い る 。 ま た 、 F E T Q 3 の ソ ー ス 、 ド レ イ ン 端子間 に は ソ ー ス か ら ド レ イ ン に 向 っ て導通方向 と な る よ う に ダイ オ ー ド D が接続 さ れ て レヽ る 。 ノ ル ス ト ラ ン ス T の 1 次側 に は 、 ダ イ オ ー ド D 2 と ツ エ ナ 一 ダイ オ ー ド Z D 4 と の 直列回路が並列 に 接続 さ れ て レ、 る 。 そ し て電源 V i か ら ノぺ ル ス ト ラ ン ス T の 1 次 コ イ ル P i を介 し て ド ラ イ ブ ト ラ ン ジ ス タ Q 2 の コ レ ク タ に 接続 さ れ て お り 、 そ の ェ ミ ッ タ は接地 さ れ て レヽ る 。 ド ラ イ ブ ト ラ ン ジ ス タ Q 2 の ベ ー ス に は制御信号 S i が入力 さ れ る よ う に 回路構成 さ れ.て い る 。
[0020] パ ワ ー F E T Q を タ ー ン ♦ オ ン さ せ る た め ド ラ イ ブ ト ラ ン ジ ス タ Q 2 を タ ー ン ♦ オ ン さ せ る と 、 ノ ル ス ト ラ ン ス T の二次 コ イ ル S ! に は第 1 図 に 実線 で示す矢印方 向の極性の 電圧が生 じ 、 こ の電圧 に よ り 電流制限用抵抗 R i 及び第 1 の釗御回路の F E T Q 3 の ド レ イ ン · ソ ー ス間 に設け たダイ オー ド D i を介 し て ノぺ ヮ一 F E T Q t のゲー ト が充電さ れ、 パ ワ ー F E T Q i はタ ー ン ' オ ン の状態 と な る 。 次 に パ ワ ー F E T Q i を こ の タ ー ン ' ォ ン状態か ら タ ー ン ♦ オ フ の状態 と す る た め ト ラ ン ジ ス タ Q 2 を タ ー ン ♦ オ フ す る と 、 ノ ヮ一 F E T Q i の ゲー ト に充電さ れて い る電荷は、 電流制限用抵抗 R i ♦ パ ルス ト ラ ン ス T の二次 コ イ ル S i - F E T Q 3 ' ノぺ ヮ ー F E T Q 1 の経路で流れ、 パ ワ ー F E T Q i のゲー ト に充電 さ れ た電荷 は引抜か れ て ゲー ト 電圧 は低下す る 。 こ の ゲー ト 電圧が 0 ボル ト に近い値に な る と 、 ノ ヮ一 F E T Q 1 はタ ー ン ♦ オ フ状態 と な る 。 さ ら に ゲー ト 電圧が低 下し負側 と な り ツ エ ナーダイ オー ド Z D 3 の ツ エ ナ一電 圧で定ま る設定電圧を超えて負側 に なる と ッ ヱ ナ一ダイ オー ド 2 0 3 を介 し て制御用の ? £ 丁 <3 3 のゲー ト の電 荷が引 き抜かれて F E T Q 3 のゲー ト ♦ ソ ース間の電圧 が約 0 ボル ト と な っ て F E T Q 3 が遮断状態 と な り 、 電 流 I E の経路は遮断さ れる 。 従っ て パ ワ ー F E T Q i の ゲー ト 電圧はこ れ以上負側 に増大す る こ と ほ ない。 さ ら に負側 に増大す る パ ルス 卜 ラ ン ス T の出力電圧は パ ルス 卜 ラ ン ス T の一次側に並列 に接続さ れたダイ オー ド D 2 と ツ エ ナ一ダイ オー ド Z D 4 と の回路 に印加さ れて、 パ ルス ト ラ ン ス T の コ ァ に残留 し てい る磁気エネ ルギーを 放出す る 。 磁気エネ ルギーを放出 し おわ る と バ ルス 卜 ラ ン ス T の磁束は初期値に リ セ ッ ト さ れ、 端子電圧は急速 に 0 ボ ル ト と な る 。 電流制限用抵抗 R ! は、 ノぺ ヮ一 F E T Q 1 のゲー 卜 へ流入あ る い は流出す る 電流を制限す る こ と に よ り 、 不必要な程高速のス イ ッ チ ン グ動作 を制限 し て ノ ィ ズあ る い はサー ジ電圧の発生を お さ え る 役 目 を は た す も の で あ る 。 - 以上説明 し た よ う に上述の実施例で は、 ス イ ッ チ ン グ 素子 と し て使用す る ノ、' ヮ一 F E T Q 1 を タ ー ン . オ ン さ せ た後 に タ ー ン ♦ オ フ さ せ よ う と し て、 ド ラ イ ブ ト ラ ン ジ ス タ Q 2 を タ ー ン ♦ オ ン の 後 タ ー ン · オ フ さ せ る と き 、 パ ワ ー F E T Q i の ゲ ー ト が不必要な電圧領域 ま で 充電さ れ ない よ う に第 1 の釗御回路を作動 さ せ る 。 さ ら に ノ、' ル ス ト ラ ン ス T の 一次側 に設け た ダイ オー ド D 2 、 ツ エ ナ一ダイ オー ド Z D 4 の回路 に よ り 、 次の駆動サ イ ク ル に対 し て パ ル ス ト ラ ン ス T の磁束が急速 に初期値 に リ セ ッ 卜 さ れ る。
[0021] 次 に 、 第 2 図を用い て第 2 の実施例を説明す る と 、 こ こ で は パ ル ス ト ラ ン ス T が第 2 の 一次 コ イ ル P 2 を有 し、 さ ら に こ れを制御す る 制御回路を備え て い る 点が異 な っ て お り 、 他の回路 は第 1 の実施例 と 同一で あ る 。 こ れ ら の部分 は第 1 図、 第 2 図 に お い て 同符号を も っ て表 示 し て あ り 、 説明 を省略す る 。
[0022] 第 2 図 に お い て、 ノ ルス ト ラ ン ス T に は第 2 の一次 コ ィ ル P 2 が設 け て あ り 、 該 コ イ ル P 2 の一端 は制御用 の F E T Q 4 の ド レ イ ン 端子 に 接続 さ れ 、 F E T Q 4 の ソ ース は接地 さ れて お り 、 ゲー ト は後述す る 入力信号一 S i が入力 さ れて レヽ る 。 前記第 2 の一次 コ イ ル P 2 の他 端 ほダイ オ ー ド D 3 を介 し て前記 F E T Q 4 の ソ ース に 接続 さ れ る と 同時 に接地 さ れ て い る 。 ま た前記パ ルス ト ラ ン ス T の 第 2 の 一次 コ イ ル P 2 の 他端 は ダ イ オ ー ド D 2 を介 し て電源 に接続さ れ て い る 。 ド ラ イ ブ ト ラ ン ジ ス タ Q 2 の ベー ス と 、 前記制御用 の F E T Q 4 の ゲー ト に ほ互い に逆相の信号 S i と 一 S i と を供給す る 制御回路 3 の信号出力 ト ラ ン ジス タ Q 5 が接続 さ れ る と と も に 、 ド ラ イ ブ ト ラ ン ジ ス タ Q 2 のベース に はベース 抵抗 R 2 が接続 さ れ、 F E T Q 4 の ゲー ト に は抵抗 R 3 が接続さ れて い る 。
[0023] 以上の よ う な第 2 の実施例の回路で は、 ス イ ッ チ ン グ 素子用 の ノ、 ' ヮ 一 F E T Q i を ド ラ イ ブ ト ラ ン ジ ス タ Q 2 に よ り タ ー ン · オ ン さ せ た後タ ー ン * オ フ さ せ る と き 、 ド ラ イ ブ ト ラ ン ジス タ Q 2 がタ ー ン · オ フ と な る と 同時 に制御用の F E T Q 4 が タ ー ン ♦ オ ン す る 。 こ の F E T Q 4 が タ ー ン · オ ン 状態 と な る と 、 バルス ト ラ ン ス T の 第 2 の一次コ イ ル P 2 は、 ダイ オー ド D 3 · 制御用 の F E T Q 4 の経路 に電流を流す こ と に よ り 、 ノぺ ルス ト ラ ン ス T の端子電圧を急速 に 0 ボル 卜 と す る 。 以上の動作 に よ り パ ワ ー F E T Q i の ゲー ト に充電 さ れ て い る 電荷 は 引抜か れ てゲー ト 電圧は急速 に 0 ボル 卜 と な り 、 パ ワ ー F E T Q ! は タ ー ン ' オ フ 状態 と な る 。 こ れ以後、 F E T Q 3 が遮断状態 と な る ま で の動作 は、 第 1 の実施例の 場合 と 同 じ で あ る 。 F E T Q 3 が遮断状態 と な っ た後、 さ ら に 負側 に 増大す る ノ ル ス ト ラ ン ス T の 出力電圧 は 、 ダ イ オ ー ド D 2 ♦ D 4 を介 し て 電源 V ! に ク ラ ン プ さ れ る 。 こ れ以後、 第 1 の実施例の場合 と 同様 に 、 磁気エ ネ ルギー を放出 し お わ る と パ ルス ト ラ ン ス T の磁束 は初期 値 に リ セ ッ 卜 さ れ次の駆動サ イ ク ル に 備 え る こ と が で き る 。
[0024] 以上本発明 に よ る 2 つ の実施例 に つ い て 説明 し た が、 本発明 の精神か ら 逸れ な い か ぎ り に お レヽ て 、 種 々 の異 な る 実施例 は容易 に構成 で き る か ら 、 本発明 は請求 の範囲 に お い て 記載 し た 限定以外、 特定の実施例 に 制約 さ れ る も の で は な い 。
[0025] 発明 の利用可能性
[0026] 本発明 に よ れ ば、 パ ル ス ト ラ ン ス を介 し て ノぺ ヮ一 F E T の タ ー ン · 才 ン ノタ ー ン · オ フ 制御 を す る プ リ ド ラ イ ブ回路 に お い て 、 パ ワ ー F E T の入力容量の影響 を減少 さ せ て 、 駆 動電 力 を 減少 さ せ パ ル ス ト ラ ン ス を 小 形 と し 、 高速ス イ ッ チ ン グ時の前記入力容量 に よ る 性能低下 を 防止 で き る プ リ ド ラ イ ブ 回路 を 提供 す る こ と が で き る 。
权利要求:
Claims0 一 請 求 の 範 囲
( 1 ) パ ルス ト ラ ン ス の一次側を流れ る 電流を断続す る 第 1 の ス イ ッ チ ン グ素子への信号を、 パ ルス ト ラ ン ス の 二次側 に発生 し た パ ルス に よ り タ ー ン · オ ン Zタ ー ン · オ フ制御され負荷電流を断続せ し め る第 1 の M O S 型電 界効果 ト ラ ン ジ ス タ に伝達す る 、 プ リ ド ラ イ ブ回路は次 を含む :
—次側を流れ る電流を前記ス ィ ツ チ ン グ素子に よ り 断 続制御さ れる ノペ ルス ト ラ ン ス と ;
該パルス ト ラ ン ス の二次側に接続さ れ、 前記 M 0 S 型 電界効果 ト ラ ン ジス タ のゲー ト 電圧が正方向か ら 負の領 域に変化 し た と き所定の負電圧を検出す る検出手段 と ; 該検出手段が所定の負電圧を検出 し た と き該 M 0 S 型 電界効果 ト ラ ン ジス タ の ゲー ト に 入力 さ れ る パ ルス ト ラ ン ス の二次側出力を遮断す る遮断手段。
( 2 ) 上記検出手段が所定の負電圧を検出 し た と き該 M 0 S 型電界効果 ト ラ ン ジス タ の ゲー ト に入力 さ れ る パ ル ス ト ラ ン ス の二次側出力を遮断す る遮断手段は第 2 の M 0 S 型電界効果 ト ラ ン ジス タ であ る こ と を特徴 と す る請 求の範囲第 ( 1 ) 項記載の プ リ ド ラ イ ブ回路。
( 3 ) 前記第 2 の M O S 型電界効果 ト ラ ン ジ ス タ の ド レ イ ン * ソ ー ス と 並列 に 、 第 1 の M 0 S 型電界効果 ト ラ ン ジス タ をタ ー ン · オ フ状態か ら タ ー ン · オ ン状態に ド ラ ィ ブす る 時の電流の通路 と し て動作す る た め の ダイ ォ ー ド を接続す る こ と を特徴 と す る 請求の範囲第 ( 2 ) 項記 載の プ リ ド ラ イ ブ回路。
( 4 ) 前記第 2 の M O S ,型電界効果 ト ラ ン ジ ス タ の ゲ ー 卜 と パ ルス ト ラ ン ス の二次側 と の間 に ツ エ ナ 一ダイ ォ一 ド を接続す る こ と を特徴 と す る請求の範囲第 ( 2 ) 項又 は第 ( 3 ) 項記載の プ リ ド ラ イ ブ回路。
( 5 ) パ ル ス 卜 ラ ン ス の二次側 と 第 1 の M 0 S 型電界効 果 ト ラ ン ジス タ と の間 に 、 電流制限用 の抵抗を設け た こ と を特徴 と す る 請求の範囲第 ( 2 ) 項又 は第 ( 3 ) 項又 は第 ( 4 ) 記載の プ リ ド ラ イ ブ回路。
( 6 ) パ ル ス ト ラ ン ス の 一次側 に 第 2 の一次 コ イ ルを設 け る と と も に該第 2 の一次 コ イ ル と 並列 に接続さ れ た第 2 の ス ィ ツ チ ン グ素子 と 第 1 の M O S 型電界効果 ト ラ ン ジ ス タ を タ ー ン · オ ン の状態か ら タ ー ン ♦ オ フ の状態 に 動作 さ せ る 時該第 2 の ス イ ッ チ ン グ素子を タ ー ン ' オ ン し て第 2 の一次 コ イ ルを短絡せ し め る こ と を特徴 と す る 請求の範囲第 ( 1 ) 項又 は第 ( 2 ) 項又 は第 ( 3 ) 項又 は第 ( 4 ) 又 は第 ( 5 ) 項記載の プ リ ド ラ イ ブ回路。
类似技术:
公开号 | 公开日 | 专利标题
US5404059A|1995-04-04|Circuit for driving a voltage-controlled semiconductor switch
US3631528A|1971-12-28|Low-power consumption complementary driver and complementary bipolar buffer circuits
US5590032A|1996-12-31|Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter
EP0534116B1|1997-11-05|Schaltungsanordnung zur Ansteuerung eines MOS-Leistungstransistors
US4423341A|1983-12-27|Fast switching field effect transistor driver circuit
US6373727B1|2002-04-16|Synchronous rectification in a flyback converter
JP3117696B2|2000-12-18|電子回路
US6643144B2|2003-11-04|Circuit configuration for applying a supply voltage to a load and method for such application
EP0183720B1|1989-11-08|Transformerless drive circuit for operating a field-effect transistor switch
US5373435A|1994-12-13|High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US4719531A|1988-01-12|Overcurrent protective circuit for modulated-conductivity type MOSFET
EP0719475B1|1999-03-31|Driver circuit for bridge circuit employing a bootstrap diode emulator
US5198699A|1993-03-30|Capacitor-driven signal transmission circuit
US4438356A|1984-03-20|Solid state relay circuit employing MOSFET power switching devices
JP4113436B2|2008-07-09|ゲートドライブ装置
US7236041B2|2007-06-26|Isolated gate driver circuit for power switching devices
US5023472A|1991-06-11|Capacitor-driven signal transmission circuit
EP0707758B1|1999-08-04|Integrated circuit comprising an output stage with a miller capacitor
EP0108283B1|1989-02-01|Elektronischer Schalter
US6147545A|2000-11-14|Bridge control circuit for eliminating shoot-through current
US4745311A|1988-05-17|Solid-state relay
US5438294A|1995-08-01|Gate drive circuit
US7459945B2|2008-12-02|Gate driving circuit and gate driving method of power MOSFET
US4874971A|1989-10-17|Edge-sensitive dynamic switch
JP4286541B2|2009-07-01|切替え型fet回路
同族专利:
公开号 | 公开日
DE3889019T2|1994-07-21|
JPH0561807B2|1993-09-07|
EP0299088A1|1989-01-18|
DE3889019D1|1994-05-19|
JPS63187724A|1988-08-03|
EP0299088A4|1990-05-14|
EP0299088B1|1994-04-13|
US4967101A|1990-10-30|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPS61177815A|1985-02-01|1986-08-09|Fuji Electric Co Ltd|Driving circuit for semiconductor switching element|
JPH06116620A|1992-10-01|1994-04-26|Nippon Steel Corp|出鋼脱炭法及びその転炉|GB2350952A|1999-06-09|2000-12-13|Siemens Medical Systems Inc|A fast turn-on drive circuit for thyristors|US3566158A|1968-08-07|1971-02-23|Nasa|Transistor drive regulator|
JPS4871958A|1971-12-28|1973-09-28|||
DE2311340C2|1973-03-07|1974-04-04|Claude 8000 Muenchen Frantz||
US4052623A|1976-08-10|1977-10-04|General Electric Company|Isolated semiconductor gate control circuit|
EP0053709B1|1980-12-04|1985-03-06|Siemens Aktiengesellschaft|Schaltungsanordnung zum Ansteuern mindestens eines Leistungs-FET|
US4423341A|1981-01-02|1983-12-27|Sperry Corporation|Fast switching field effect transistor driver circuit|
JPS586440U|1981-07-03|1983-01-17|||
GB2109184B|1981-10-22|1984-11-07|Ferranti Ltd|Controlling conduction of semiconductor device|
US4554462A|1982-03-16|1985-11-19|Fanuc Limited|Non-polarized contactless relay|
US4511815A|1983-08-15|1985-04-16|International Rectifier Corporation|Transformer-isolated power MOSFET driver circuit|
JPS6169211A|1984-09-12|1986-04-09|Tdk Corp|Drive circuit for field effect transistor|
JPS61224725A|1985-03-29|1986-10-06|Shindengen Electric Mfg Co Ltd|Drive circuit of switching element|JPH02177719A|1988-12-28|1990-07-10|Nippon Telegr & Teleph Corp <Ntt>|Transformer coupled driving circuit|
US5055722B1|1989-12-20|1992-12-01|S Latos Thomas||
US5177374A|1990-10-03|1993-01-05|International Business Machines Corporation|Current mode gate drive for power mos transistors|
US5304863A|1991-08-30|1994-04-19|Hughes Aircraft Company|Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles|
JP2956319B2|1991-11-07|1999-10-04|富士電機株式会社|電圧駆動形スイッチング素子の逆バイアス制御回路|
US5550412A|1994-09-12|1996-08-27|United Technologies Corporation|Isolated MOSFET gate drive|
DE29620919U1|1996-12-02|1998-01-15|Siemens Ag|Schaltungsanordnung zur genauen Erfassung eines aus getakteten elektrischen Eingangsgrößen abgeleiteten Gleichstromes|
US5786687A|1996-12-03|1998-07-28|Compaq Computer Corporation|Transformer-isolated pulse drive circuit|
US5900683A|1997-12-23|1999-05-04|Ford Global Technologies, Inc.|Isolated gate driver for power switching device and method for carrying out same|
US5963078A|1998-01-26|1999-10-05|Peco Ii, Inc.|Transformer coupled FET drive circuit|
US6204700B1|1999-04-13|2001-03-20|Delphi Technologies, Inc.|Predriver circuit for controlling a power drive circuit|
US6900557B1|2000-01-10|2005-05-31|Diversified Technologies, Inc.|High power modulator|
JP3494154B2|2001-03-12|2004-02-03|日産自動車株式会社|パワートランジスタの駆動用電源回路|
US20090167412A1|2007-12-17|2009-07-02|Lawson Labs, Inc.|Gate-charge retaining switch|
JP5310758B2|2011-02-15|2013-10-09|株式会社デンソー|半導体スイッチング素子の駆動回路|
KR20160148355A|2015-06-16|2016-12-26|주식회사 엘지화학|변압 릴레이 및 이를 이용한 배터리 전압 측정 시스템|
US9966837B1|2016-07-08|2018-05-08|Vpt, Inc.|Power converter with circuits for providing gate driving|
法律状态:
1988-07-13| WWE| Wipo information: entry into national phase|Ref document number: 1988901312 Country of ref document: EP |
1988-08-11| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
1988-08-11| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): DE FR GB |
1989-01-18| WWP| Wipo information: published in national office|Ref document number: 1988901312 Country of ref document: EP |
1994-04-13| WWG| Wipo information: grant in national office|Ref document number: 1988901312 Country of ref document: EP |
优先权:
申请号 | 申请日 | 专利标题
JP62019386A|JPH0561807B2|1987-01-29|1987-01-29||
JP62/19386||1987-01-29||EP88901312A| EP0299088B1|1987-01-29|1988-01-29|Pre-drive circuit|
DE19883889019| DE3889019T2|1987-01-29|1988-01-29|Ansteuerschaltung.|
DE19883889019| DE3889019D1|1987-01-29|1988-01-29|Ansteuerschaltung.|
[返回顶部]